麻省理工学院（MIT）的研究人员指出，今天我们都在使用片上总线和环形拓扑，但是它们可能造成的麻烦超出了他们的贡献范围，这也促进了片上网状网络已成为首选。
大规模并行处理器的体系结构。
未来的多核处理器必须通过将信息转换为数据包来像连接的计算机一样进行通信。
每个核心都有自己的路由器，路由器将通过多个路径中的任何一个发送数据包，路径的选择取决于网络的整体情况。
简而言之，环形架构比总线架构要好得多，但是性能比非无线网络要好。
环形网络不能扩展到超过16个节点。
麻省理工学院电气工程和计算机科学副教授李立宣说。
芯片上的网状网络“可以在所有核心上构建网格，因此在所有节点之间存在许多可能的路径”。
Peh说。
“并且随着您继续扩大核心数量，延迟会降低。
另一方面，由于存在更多可能的跨核传输路径，因此带宽也将大大增加。
＆amp; rdquo;几年前，英特尔（Intel）在实验性的80核TeraFLOPS处理器上使用了芯片网状网络和集成路由器，但直到最近，英特尔在8核XeonE5-2600网络架构上使用了环网，这是最先进的到目前为止，该公司已在批量生产的芯片中采用了片上网络架构。
但是，回头看环形拓扑，Peh说这种体系结构只是一个临时解决方案。
Peh声称，他的最新研究表明，在开发16核甚至更高端的处理器（例如Intel和IBM）时，ARM，Freescale和Samsung等多核处理器的制造商必须开始采用芯片网格网络体系结构并进行集成。
路由器。
如今，几乎所有的多核处理器都使用传统的总线体系结构。
这种架构必须在内核上具有总线才能与其他内核和内存连接，但是Peh说，这种总线架构将基于四个内核。
处理器结束后，一些芯片制造商已转向双总线架构，英特尔的至强E5-2600也已开始采用环形网络拓扑。
在未来的16核和更高级的处理器中，所有制造商都将开始采用片上Internet拓扑。
Peh将在今年6月的设计自动化会议上与MIT教授Anantha Chandrakasan和博士生Sunghyun Park合作介绍他的研究结果。
他们展示的芯片显示，当仅使用300mV电压波动时，使用芯片Internet拓扑进行数据包交换的能耗不到38％。
