[ZYNQ Ultrascale + MPSOC FPGA教程]第17章葡萄准备项目和注意事项

原始声明：该原始教程是由信义电子技术（上海）有限公司（ALINX）创建的。

版权归我们公司所有。

如果需要重印，则需要授权并注明出处。

适用于板型号：AXU2CGA / AXU2CGB / AXU3EG / AXU4EV-E / AXU4EV-P / AXU5EV-E / AXU5EV-P / AXU9EG / AXU15EG1。

软件环境基于Vivado2020.12的软件开发环境。

硬件环境开发板模型芯片模型AXU2CGAxczu2cg -sfvc784-1-eAXU2CGBxczu2cg-sfvc784-1-e3。

批量下载QSPIFlash在所有项目目录下都有一个bootimage文件夹，该文件夹存储相应的BOOT.bin文件。

您可以将此文件复制到Vitis_​​image_download文件夹以覆盖原始的Some BOOT.bin。

您也可以将BOOT.bin放在SD卡上以启动验证功能。

vitis_​​image_download文件夹位于course_s2目录下，进入该文件夹，右键单击program_qspi.bat，打开编辑，将program_flash路径更改为您自己的软件安装路径，然后保存并关闭。

双击program_qspi.bat，将BOOT.BIN下载到QSPIFLASH。

建议以JTAG模式下载。

您也可以使用SD卡引导方法将BOOT.bin文件复制到SD进行引导。

4.在批处理中设置Vitis项目。

由于Vitis项目在编译后会占用大量空间，为了节省每个人的宝贵时间，我们提供了Vitis项目的批处理tcl脚本。

每个项目下都有一个vitis文件夹，其中包含硬件描述文件xx.xsa和用于自动创建项目的脚本。

您需要做的是编辑auto_create_vitis文件夹中的build_vitis.bat文件，并将黄色框中的xsct.bat路径替换为您安装的路径，该路径为xxVitis2020.1保存inxsct.bat后，双击build_vitis .bat创建项目。

编译完成后，按任意键退出并打开Vitis软件，选择项目路径，并在启动启动后，关闭Welcom界面项目以使用