采用对称布局设计实现了四个6毫欧碳化硅模块的并联，并给出了实际的测量结果。最后，使用Mente Carlo分析推论并行应用中批处理设备的温度偏差。可以看出并行使用碳化硅MOSFET的可行性。许多使用硅IGBT的工程师都有使用并行设备的经验，这不仅可以降低成本，而且可以降低整个系统的分布式电感。那么对于新一代半导体器件SiC，它们可以并行使用吗？让我们以4个Infineon 6mohm SiC模块的硬并行连接为例，看一下实现的可行性。对于任何并联的相同材料编号的开关设备，电流共享始终是最重要的目的，这与整个系统的最终功率水平有关，因此如何实现电流共享将是一个挑战。通常，我们将在动态电流共享和静态电流共享方面分别进行讨论。动态电流共享与系统设计有很大关系，包括栅极驱动，母线结构，PCB布线，甚至功率器件和负载的放置都会影响电流共享效果。静态电流共享与设备本身和结构的几何形状密切相关。由于当今市场上的大多数功率半导体都具有正温度系数这一事实，因此静态电流共享相对容易实现，并且对器件批次的参数差异的要求不高。在文章的末尾，将进行蒙特卡洛分析以进行评估。首先，让我们讨论整体结构。由于实现了最小的电流环路，因此整个系统被制成一个单独的主电源板和驱动电路板，并且两个板都通过引脚连接，如图1所示。其优点是4个通道与4个并行模块相等。让我们看一下主电源板的布局，如图2所示。多层PCB用于实现多层母线的结构。这种杂散电感非常小，每个电路仅约19nH，并且在4个并联后的总杂散电感不超过5nH。可以看出，整个主电源板是超对称的，这对于并行应用而言是最重要的，并且没有人可以使用。如果看不清，没关系。请参考图3中的单通道高清放大图像。上面的孔用于覆盖超细柔性探头，以测量桥臂的电流。下孔预留用于测量负载电流。这些孔在实验阶段非常有用。当然，必须在正式设备的生产板上将它们卸下。去除母排叠面积后，母排叠面积将变大，系统的杂散电感将进一步减小。图1.双层结构的电路设计。图2.主电源板的布局。 3.单个主电路。图4.模块引脚布局。图5.门驱动器的树形结构。平均流量有多好？接下来，让我们一起见证结果。应该注意的是，在测试中使用的双脉冲测试电路结构是全桥的，而不是常规的半桥模式。其原理如图6所示。这样做的好处是，它可以减少半桥测试期间负载电感对环路电磁场的影响。图中还显示了每个设备的栅极信号设置。由于SiC器件的体二极管具有较大的导通电压降和较大的偏差，因此可以在续流模式下使用同步整流模式，但必须保留一定的死区时间，对于SiC器件，该死区时间通常不超过1us。图7显示了单个模块左侧和右侧的负载电流。可以看出，两者的当前共享非常好。我们不仅需要确认每个模块左侧和右侧的电流共享，还需要比较不同模块同一侧的电流，以确保在设备并联后达到最大输出电流。图8和图9分别显示了4个并联模块的接通和关断电流。上升和下降斜率非常一致，并且没有振荡。改变温度，总线电压和栅极电阻后，电流共享的趋势几乎相同。图6.全桥双脉冲测试图7.单个模块左右两侧的负载电流图8.导通电流图9.关断电流上面的测试结果是针对有限数量的模块的，所以bu